# SEMICONDUCTOR CHIP AND MANUFACTURING METHOD THEREOF

Publication number: JP2002064161 (A)

**Publication date:** 

2002-02-28

Inventor(s):

SUGIYAMA SUNAO +

Applicant(s):

**IBIDEN COLTD+** 

Classification:

- international:


H01L21/60; H01L23/12; H01L21/02; H01L23/12; (IPC1-7): H01L21/60; H01L23/12

- European:

**Application number:** JP20000249575 20000821 **Priority number(s):** JP20000249575 20000821

# Abstract of JP 2002064161 (A)

PROBLEM TO BE SOLVED: To provide a semiconductor chip and its manufacturing method for mounting a semiconductor chip with high reliability. SOLUTION: A semiconductor chip 30 and a board 50 are different in coefficient of thermal expansion. Stress between the semiconductor chip 30 and the board 50 is caused by heat at the operation of the semiconductor chip 30, but is absorbed by a flexible second insulating layer 236 and an elastic copper plating post 239. Then, the cracking at an electric connection can be prevented, and high reliability of connection between the semiconductor chip 30 and the board is realized.



Data supplied from the espacenet database — Worldwide

Unser Zeichen: 212371M

Entgegenhaltung 3:

JP Patentoffenlegungsschrift Nr. 2002-64161 - 28.02.2002

Anmeldung Nr. 2000-249575 - 21.08.2000

Priorität: keine

Anmelderin: Ibiden K.K., Gifu-ken, JP

Titel: Halbleiterchip und dessen Herstellungsverfahren

[0018]

[Ausführungsbeispiel] Der Halbleiterchip gemäß der vorliegenden Erfindung und dessen Herstellungsverfahren werden anhand der Zeichnungen erläutert. Fig. 1 zeigt einen Halbleiterchip eines ersten Ausführungsbeispiels gemäß der vorliegenden Erfindung. An der Offnung eines Passivierungsfilms der unteren Fläche eines Halbleiterchips 30 ist ein Aluminiumelektrodenfleck 32 gebildet, an dem eine Zinkatartbehandlung vorgenommen Bei dem Ausführungsbeispiel ist eine erste Isolierschicht 136 an der unteren Fläche des Passivierungsfilms angeordnet, wobei an der Isolierschicht 136 ein nichteindringendes gebildet Loch 136a ist, das sich zum Aluminiumelektrodenfleck 32 konisch erweitert. Am Aluminiumelektrodenfleck 32 auf dem Boden des nichteindringenden Lochs 136a ist eine Durchkontaktierung 142 gebildet, die mit Kupferüberzug gefüllt ist, wobei zwischen dem Aluminiumelektrodenfleck 32 und der Durchkontaktierung 142 eine Nickelüberzugschicht 38 und eine Nickel-Kupferüberzugschicht 40 liegen.

[0019] Auf der ersten Isolierschicht 136 ist ein zweite Isolierschicht 236 gebildet, in der ein Kupferüberzugspfeiler 239 gebildet ist. Am Kupferüberzugspfeiler 239 ist ein vorsprungsförmiger Leiter (Erhebung) 44 angeordnet. Der

Inr Zeichen: 2004P02025WOJP
Unser Zeichen: 212371M

Halbleiterchip 30 ist über den vorsprungsförmigen Leiter 44 mit dem Fleck 52 auf der Seite des Substrats 50 verbunden.

# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2002-64161 (P2002-64161A)

(43)公開日 平成14年2月28日(2002.2.28)

(51) Int.Cl.7		識別記号	FΙ		·	テーマコー	小 (参考)
HOIL 2	23/12	501	H01L	23/12	501	C	
					501	P	
					501	S	
2	21/60			21/92	604	B <sub>.</sub>	
			<del>ele de Ak</del>		*****************************		

審査請求 未請求 請求項の数6 OL (全 9 頁)


(21)出願番号	特顧2000-249575(P2000-249575)	(71)出顧人	000000158 イビデン株式会社
(22)出廣日	平成12年8月21日(2000.8.21)	(72)発明者 (74)代理人	岐阜県大垣市神田町2丁目1番地 杉山 直 岐阜県揖斐郡揖斐川町北方1-1 イビデン株式会社大垣北工場内 100095795 弁理士 田下 明人 (外1名)

#### (54) 【発明の名称】 半導体チップ及びその製造方法

# (57)【要約】

【課題】 高い信頼性で実装することのできる半導体チ ップ及び該半導体チップの製造方法を提供する。

【解決手段】 半導体チップ30と基板50の熱膨張率 は異なり、半導体チップ30の動作時に発生する熱によ り、半導体チップ30と基板50との間に応力が発生す るが、可撓性を有する第2絶縁層236及び弾性を有す る銅めっきポスト239によって応力を吸収できるた め、電気的接続部にクラックを発生させることがなくな り、半導体チップ30と基板50との間に高い接続信頼 性を与える。



10

【特許請求の範囲】

【請求項1】 半導体チップの電極バッド側の表面に第 1の絶縁層と第2の絶縁層とが形成され、

前記第1の絶縁層には、第1の非貫通孔が設けられ、該 第1の非貫通孔には、前記電極パッドに接続されたビア が形成され、また、前記第1の絶縁層の表面には当該ビ アに接続される導体回路が形成され、

前記第2の絶縁層には、前記導体回路へ至る第2の非貫 通孔が設けられ、該第2の非貫通孔には、銅めっきが充 填されていることを特徴とする半導体チップ。

【請求項2】 前記電極パッドは、ジンケート処理され たアルミニウム電極バッドであり、該電極バッドの上に 銅めっきからなる前記ピアが、ニッケルと銅の複合めっ き層を介して形成されていることを特徴とする請求項1 記載の半導体チップ。

【請求項3】 以下の(1)~(8)の工程を少なくと も含む銅めっきポストが形成されてなる半導体チップの 製造方法。

(1) 半導体チップのアルミニウム電極バッドの表面に ジンケート処理を施した後、ニッケルと銅の複合めっき 20 層を形成する工程、(2)前記半導体チップの前記複合 めっき層の表面に絶縁樹脂による第1の絶縁層を形成 し、次いで前記複合めっき層に至る第1の非貫通孔を形 成する工程、(3)前記第1の非貫通孔に銅めっきでビ アを形成すると共に、第1絶縁層の表面に当該ビアに接 続された導体回路を形成する工程、(4)前記半導体チ ップの無電解銅めっき層の表面に絶縁樹脂による第2絶 縁層を形成し、次いで前記導体回路に至る第2の非貫通 孔を形成する工程、(5)前記半導体チップのアルミニ ウム電極バッド側の表面の全面に無電解銅めっき層を形 30 成する工程、(6)前記半導体チップの無電解銅めっき 層の表面に絶縁樹脂によるめっきレジスト層を形成し、 次いで前記第2の非貫通孔上の無電解銅めっき層に至る 開□を形成する工程、(7)電解めっきにより前記第2 の非貫通孔内に銅を充填し、銅めっきポストを形成する 工程、(8)前記めっきレジスト層を除去し、次いでエ ッチング処理する工程、

【請求項4】 以下の(1)~(8)の工程を少なくと も含む銅めっきポストが形成されてなる半導体チップの 製造方法。

(1) 前記半導体チップのアルミニウム電極パッドの表 面に絶縁樹脂による第1の絶縁層を形成し、次いで前記 アルミニウム電極パッドに至る第1の非貫通孔を形成す る工程、(2)半導体チップのアルミニウム電極パッド の表面にジンケート処理を施した後、ニッケルと銅の複 合めっき層を形成する工程、(3)前記第1の非貫通孔 に銅めっきでピアを形成すると共に、第1絶縁層の表面 に当該ピアに接続された導体回路を形成する工程、

(4) 前記半導体チップの無電解銅めっき層の表面に絶

に至る第2の非貫通孔を形成する工程、(5)前記半導 体チップのアルミニウム電極バッド側の表面の全面に無 電解銅めっき層を形成する工程、(6)前記半導体チッ ブの無電解銅めっき層の表面に絶縁樹脂によるめっきレ ジスト層を形成し、次いで前記第2の非貫通孔上の無電 解銅めっき層に至る開口を形成する工程、(7)電解め っきにより前記第2の非貫通孔内に銅を充填し、銅めっ

きポストを形成する工程、(8)前記めっきレジスト層

を除去し、次いでエッチング処理する工程、

【請求項5】 前記ニッケルと銅の複合めっき層が、ニ ッケルが1~60重量%、残部が主として銅の複合めっ きであり、厚さが0.01~5μmであることを特徴と する請求項3又は4に記載の半導体チップの製造方法。 【請求項6】 前記銅めっきポストは、髙さが5~25 Ομmで、直径が20~300μmであることを特徴と する請求項3~5のいずれか1に記載の半導体チップの 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、半導体チップ及 びその製造方法に関し、特に接続信頼性の高い半導体チ ップ及びその製造方法に関する。

[0002]

【従来の技術】図9に従来技術に係る半導体チップ33 0及びその実装形態を示す。半導体チップ330のアル ミニウム電極パッド332には、ニッケルめっき層33 4及び金めっき層338を介して、バンブ310を形成 するハンダ344が設けられている。ととで、半導体チ ップ330は、該バンプ310を介して、パッケージ3 50側の電極パッド352に電気的に接続されている。 【0003】ところで、半導体チップ330とパッケー ジ350とは、熱膨張率が異なるため、両者の間に発生 する応力を緩和するととが必要であり、上記図9に示し た実装形態においては、半導体チップ330とパッケー ジ350との間にアンダーフィル336を配設し、両者 を固着させることにより、電気的接続部に応力を集中さ せないようにすることで、電気的接続部に破断が発生し ないように構成されている。

【0004】しかしながら、近年の半導体チップの高集 積化に伴い、半導体チップのバンブが小型化され、上述 した実装形態によっても、半導体チップ330とパッケ ージ350との間の応力により、小型化された電気的接 続部が破断することがあった。

[0005]

【発明が解決しようとする課題】このような問題点に対 し、前記アルミニウム電極パッド332上に形成された バリアメタル膜を介して柔軟性のある銅ポストを形成 し、半導体チップ330とパッケージとの間に発生する 広力を銅ポストにより吸収することが提案されている 縁樹脂による第2絶縁層を形成し、次いで前記導体回路 50 が、バリアメタル膜は、生産性に劣るばかりでなく、残

いるため、無電解めっきと比較して半導体チップを強ア ルカリ溶液に漬ける時間が短くなり、回路を破損する危 険性が低下する。ととで、半導体チップのアルミニウム 電極パッドの表面には、銅めっきを行うことは困難であ るが、本発明では、アルミニウム電極パッドの表面にジ ンケート処理を行った後に、ニッケルと銅との複合めっ き層を形成させるため、該複合めっき層の上に銅めっき でピアを形成することができる。

【0016】請求項5では、複合めっきが、ニッケルが 1~60重量%、残部が主として銅の複合めっきである 10 ため、アルミニウム電極バッドに複合めっき層を形成で きるのに加えて、表面に銅めっきを容易に形成すること ができる。また、複合めっき層の厚さを0.01μm以 上にすることで、表面に銅めっきを形成することが可能 になる。他方、5μm以下にすることで、短時間で析出 することができる。

【0017】請求項6では、銅めっきポストは、髙さが 5μm以上で直径が20~300μmあるため、半導体 チップと基板との熱膨張差により発生する応力を吸収す ることができる。また、銅めっきポストは、高さが25 20 ム電極パッド32にジンケート処理を施す。これによ Oμm以下であるため、短時間で形成することができ る。

### [0018]

【発明の実施の形態】以下、本発明の実施形態に係る半 導体チップ及び半導体チップの製造方法について図を参 照して説明する。図1は本発明の第1実施形態に係る半 導体チップを示している。半導体チップ30の下面に は、パッシベーション膜34の開口にジンケート処理さ れたアルミニウム電極パッド32が形成されている。本 実施形態では、パッシベーション膜34の下面に第1絶 30 縁層136が配設され、該第1絶縁層136には、該ア ルミニウム電極パッド32に至るテーパ状に広がった非 貫通孔136aが形成されている。そして、該非貫通孔 136aの底部のアルミニウム電極バッド32には、ニ ッケルめっき層38、ニッケルと銅との複合めっき層4 0を介在させて、銅めっきを充填してなるピア142が 形成されている。

【0019】該第1絶縁層136の上には、銅めっきポ スト239の形成された第2絶縁層236が形成されて いる。銅めっきポスト239には、半田等の低融点金属 40 からなる突起状導体(パンプ)44が配設されている。 該半導体チップ30は、突起状導体(パンプ)44を介 して基板50側のパッド52への接続されている。

【0020】ととで、第2絶縁層236の厚さ、及び、 銅めっきポスト239の髙さは5~250μmに形成さ れている。一方、銅めっきポスト239の直径は20μ m~300μmに形成されている。ととで、半導体チッ プ30と基板50の熱膨張率は異なり、半導体チップ3 0の動作時に発生する熱により、半導体チップ30と基 板50との間に応力が発生するが、可撓性を有する第2 50 に至る非貫通孔136aを有する第1絶縁層136を形

絶縁層236及び弾性を有する銅めっきポスト239に よって応力を吸収できるため、電気的接続部にクラック を発生させるととがなくなり、半導体チップ30と基板 50との間に高い接続信頼性を与えている。

【0021】なお、第2絶縁層236の厚さは5 µm以 上が良い。これは、5 μm以下では、十分に応力を吸収 することができないからである。他方、厚さは250μ m以下であることが望ましい。これは、250μmより も厚いと、半導体チップ30と基板50との接続信頼性 が低下するからである。

【0022】引き続き、図2~図5を参照して本実施形 態に係る半導体チップ30の製造方法について説明す る。ととでは、図2の工程(A)に示すパッシベーショ ン膜34の開口にアルミニウム電極パッド32が形成さ れた半導体チップ30に対して、以下の工程で銅めっき ポストおよびバンブを形成する。先ず、図2の工程

(B)に示すように半導体チップ30を常温で10~3 0秒間、金属塩である酸化亜鉛と還元剤として水酸化ナ トリウムを混合した液中に浸漬することで、アルミニウ り、ニッケルめっき層或いは複合めっき層の析出を容易 ならしめる。

【0023】引き続き、図2の工程(C)に示すよう に、半導体チップ30をニッケル無電解めっき液中に浸 けて、アルミニウム電極パッド32の表面にニッケルめ っき層38を析出させる。なお、このニッケルめっき層 を形成する工程は省略しても後述する複合めっき層をア ルミニウム電極パッド32に直接形成することも可能で ある。

【0024】そして、図2の工程(D)に示すように、 該半導体チップ30を、ニッケル−銅の複合めっき液に 浸漬し、ニッケルめっき層38の上に0.01~5μm のニッケルー銅の複合めっき層40を形成する。この複 合めっき層をニッケルが1~60重量%、残部を主とし て銅とすることで、アルミニウム電極パッドに複合めっ き層を形成できるようにするのに加えて、表面に銅めっ きを容易に形成できるようにする。また、複合めっき層 の厚さを0.01μm以上にすることで、表面に銅めっ きを形成することが可能になる。他方、5μm以下にす ることで、短時間で析出することができる。

【0025】次に、図3の工程(E)に示すように絶縁 樹脂を塗布する。との絶縁樹脂としては、本実施形態で は、レーザー加工により非貫通孔を形成するため、熱硬 化性のエポキシ樹脂やポリイミド樹脂を用いる。化学的 な処理により非貫通孔を形成する場合には、感光性のエ ポキシ樹脂やポリイミド樹脂を使用することができる。 次に、図3の工程(F)に示すように乾燥処理を行った 後、レーザにより第1非貫通孔136aを形成する。そ してさらに、加熱処理してアルミニウム電極パッド32

留応力を有しており、アルミニウム電極バッド付近の半 導体チップ機能に悪影響を及ぼすため、エリアパッド方 式のアルミニウム電極パッドが形成された半導体チップ に適用することが困難であった。

【0006】本発明は、上述した課題を解決するために なされたものであり、その目的とするところは、高い信 頼性で実装することのできる半導体チップ及び該半導体 チップの製造方法を提供することにある。

## [0007]

【課題を解決するための手段】請求項1の半導体チップ 10 は、上記目的を達成するため、半導体チップの電極バッ ド側の表面に第1の絶縁層と第2の絶縁層とが形成さ れ、前記第1の絶縁層には、第1の非貫通孔が設けら れ、該第1の非貫通孔には、前記電極バッドに接続され たビアが形成され、また、前記第1の絶縁層の表面には 当該ピアに接続される導体回路が形成され、前記第2の 絶縁層には、前記導体回路へ至る第2の非貫通孔が設け られ、該第2の非貫通孔には、銅めっきが充填されてい ることを技術的特徴とする。

いて、前記電極パッドは、ジンケート処理されたアルミ ニウム電極パッドであり、該電極パッドの上に銅めっき からなる前記ピアが、ニッケルと銅の複合めっき層を介 して形成されていることを技術的特徴とする。

【0009】請求項3は、下の(1)~(8)の工程を 少なくとも含む銅めっきポストが形成されてなる半導体 チップの製造方法。

(1) 半導体チップのアルミニウム電極パッドの表面に ジンケート処理を施した後、ニッケルと銅の複合めっき 層を形成する工程、(2)前記半導体チップの前記複合 30 めっき層の表面に絶縁樹脂による第1の絶縁層を形成 し、次いで前記複合めっき層に至る第1の非貫通孔を形 成する工程、(3)前記第1の非貫通孔に銅めっきでビ アを形成すると共に、第1絶縁層の表面に当該ビアに接 続された導体回路を形成する工程、(4)前記半導体チ ップの無電解銅めっき層の表面に絶縁樹脂による第2絶 縁層を形成し、次いで前記導体回路に至る第2の非貫通 孔を形成する工程、(5)前記半導体チップのアルミニ ウム電極パッド側の表面の全面に無電解銅めっき層を形 成する工程、(6)前記半導体チップの無電解銅めっき 40 層の表面に絶縁樹脂によるめっきレジスト層を形成し、 次いで前記第2の非貫通孔上の無電解銅めっき層に至る 開口を形成する工程、(7)電解めっきにより前記第2 の非貫通孔内に銅を充填し、銅めっきポストを形成する 工程、(8)前記めっきレジスト層を除去し、次いでエ ッチング処理する工程、

【0010】請求項4は、以下の(1)~(8)の工程 を少なくとも含む銅めっきポストが形成されてなる半導・ 体チップの製造方法。

(1)前記半導体チップのアルミニウム電極パッドの表 50 を廉価に構成することができる。また、電解めっきを用

面に絶縁樹脂による第1の絶縁層を形成し、次いで前記 アルミニウム電極パッドに至る第1の非貫通孔を形成す る工程、(2)半導体チップのアルミニウム電極パッド の表面にジンケート処理を施した後、ニッケルと銅の複 合めっき層を形成する工程、(3)前記第1の非貫通孔 に銅めっきでピアを形成すると共に、第1 絶縁層の表面

に当該ビアに接続された導体回路を形成する工程、

(4) 前記半導体チップの無電解銅めっき層の表面に絶 縁樹脂による第2絶縁層を形成し、次いで前記導体回路 に至る第2の非貫通孔を形成する工程、(5)前記半導 体チップのアルミニウム電極バッド側の表面の全面に無 電解銅めっき層を形成する工程、(6)前記半導体チッ ブの無電解銅めっき層の表面に絶縁樹脂によるめっきレ ジスト層を形成し、次いで前記第2の非貫通孔上の無電 解銅めっき層に至る開口を形成する工程、(7)電解め っきにより前記第2の非貫通孔内に銅を充填し、銅めっ きポストを形成する工程、(8)前記めっきレジスト層 を除去し、次いでエッチング処理する工程、

【0011】請求項5の半導体チップの製造方法は、請 【0008】請求項2の半導体チップは、請求項1にお 20 求項3又は4において、前記ニッケルと銅の複合めっき 層が、ニッケルが1~60重量%、残部が主として銅の 複合めっきであり、厚さが0.01~5μmであること を技術的特徴とする。

> 【0012】請求項6の半導体チップの製造方法は、請 求項3~5において、前記銅めっきポストは、高さが5 ~250 µ mで、直径が20~300 µ mであることを 技術的特徴とする。

> 【0013】請求項1の半導体チップでは、半導体チッ プの表面に第1の絶縁層が形成され、該第1の絶縁層の 上に銅めっきポストが形成されている。柔軟性を有する 該銅めっきポストが半導体チップと基板との熱膨張差に より発生する応力を吸収するため、半導体チップを基板 に強固に接続することができ、半導体チップの接続信頼 性を髙めることができる。

> 【0014】請求項2において、半導体チップのアルミ ニウム電極パッドの表面には、銅めっきを行うことは困 **難であるが、本発明では、アルミニウム電極パッドの表** 面にジンケート処理を行った後に、ニッケルと銅との複 合めっき層を形成させるため、該複合めっき層の上に銅 めっきでピアを形成することができる。

> 【0015】請求項3、4の半導体チップの製造方法で は、半導体チップの表面に第1の絶縁層が形成され、該 第1の絶縁層の上に銅めっきポストが形成されている。 柔軟性を有する該銅めっきポストが半導体チップと基板 との熱膨張差により発生する応力を吸収するため、半導 体チップを基板に強固に接続することができ、半導体チ ップの接続信頼性を髙めることができる。この銅めっき ポストを第2の非貫通孔内に電解めっきにて銅を充填す ることにより形成するため、髙さの髙い銅めっきポスト

7

成する。なお、上述した第1絶縁層層36は、表層部が 半導体チップ側に比較して軟質になるようにすることが 好ましい。

【0026】次に、図3の工程(G)に示すように、第 1非貫通孔136a内に銅めっきを充填してピア142 を形成すると共に、第1絶縁層136上に導体回路14 3を形成する。これらは、無電解めっきにより形成する。

【0027】次に、図4の工程(H)に示すように熱硬化性のエポキシ樹脂又はポリイミド樹脂を塗布してから、乾燥処理を行った後、図4の工程(I)に示すようにレーザにより導体回路143へ至る非貫通孔を穿設し、表面の粗化処理を行った後に、加熱することで第2の非貫通孔236aを有する第2絶縁層236を形成する。

【0028】次に、図4の工程(J)に示すように、半導体チップ30にバラジウム触媒(アトテック製)を付与した後、無電解めっき液に浸漬し、第2絶縁層236の表面に均一に無電解銅めっき膜243を形成する。その後、バラジウム触媒(アトテック製)を付与すること 20により、無電解めっき膜243にPbの触媒核を付与する。

【0029】図4の工程(K)に示すようにPET(ポリエチレンテレフタレイト)フィルム245 αを無電解めっき膜243の上に貼り付ける。そして、レーザにより該PETフィルム245 αに第2の非貫通孔236 aを開放する開口を設け、図4の工程(M)に示すように開口245 aを備えるレジスト245を形成する。本実施形態では、PETフィルムを用い、レーザで開口245 aを穿設するため、廉価にレジスト245を形成することができる。

【0030】半導体チップ30を電解めっき液に浸漬し、無電解銅めっき膜243を介して電流を流すことで、図5の工程(N)に示すように第2非貫通孔236 a内に銅を充填して銅めっきポスト239を形成する。この銅めっきポストを第2の非貫通孔236 a内に電解めっきにて銅を充填して形成するため、高さの高い銅めっきポストを廉価に構成することができる。また、電解めっきを用いるため、無電解めっきと比較して半導体チップを強アルカリの無電解めっき液に漬ける時間が短くなり、半導体チップ上の回路を破損する危険性が低下する。

【0031】次に、図5の工程(O)に示すように、銅めっきポスト239の上に半田をめっきにより析出し、半田バンブ44を形成する。本実施形態では、PETフィルム(レジスト)245を用いるため、マスクが不要となり、半田バンブを廉価に形成することができる。ここでは、半田めっきを用いたが、この代わりに半田印刷を用いることもできる。なお、バンブの高さとしては、3~60μmが望ましい。この理由は、3μm未満で

は、バンブの変形により、バンブの高さのばらつきを許容することができず、また、60μmを越えると、バンブが溶融した際に横方向に拡がってショートの原因となる。

【0032】最後に、図5工程(P)に示すようにレジスト245を除去した後、レジスト下の無電解銅めっき膜243をライトエッチングにより剥離することでパンプ形成を完了する。

【0033】半導体チップ30のパンプ44と基板50 0パッド52が対応するように、半導体チップ30を載 置させて、リフローすることにより、図1に示すように 半導体チップ30を基板50に取り付ける。

【0034】引き続き、本発明の第2実施形態に係る半導体チップ及び半導体チップの製造方法について図を参照して説明する。図6は本発明の第2実施形態に係る半導体チップを示している。上述した第1実施形態では、リフローにより半田バンブ44と基板50のバッド52とを接続した。これに対して、第2実施形態の半導体チップでは、半導体チップと基板50との間に配設された接着剤248により接続を取る。

【0035】引き続き、図7、図8を参照して第2実施 形態に係る半導体チップ30の製造方法について説明す る。先ず、図7の工程(A)に示す半導体チップに対し て、図7の工程(B)に示すように絶縁樹脂を塗布す る。この絶縁樹脂としては、感光性のエポキシ樹脂やポ リイミド樹脂を使用することができる。次に、図7の工 程(C)に示すように乾燥処理を行った後、露光・現像 を行い第1非貫通孔136aを形成する。加熱処理して アルミニウム電極パッド32に至る第1非貫通孔136 aを有する第1絶縁層136を形成する。

【0036】次に、図7の工程(D)に示すように、アルミニウム電極パッド32の表面にニッケルめっき層或いはニッケルと銅との複合めっき層の析出を容易ならしめるジンケート処理を施す。このジンケート処理としては、例えば、半導体チップ30を常温で10~30秒間、金属塩である酸化亜鉛と還元剤としての水酸化ナトリウムの混合液中に浸漬することにより行うことができる

【0037】引き続き、図8の工程(E)に示すように、半導体チップ30をニッケル無電解めっき液中に浸けて、アルミニウム電極パッド32の表面にニッケルめっき層38を析出させる。なお、このニッケルめっき層を形成する工程は省略しても後述する複合めっき層をアルミニウム電極パッド32に直接形成することも可能である。

【0038】そして、図8の工程(F)に示すように、 該半導体チップ30を、ニッケルー銅の複合めっき液に 浸漬し、ニッケルめっき層38の上に0.01~5μm のニッケルー銅の複合めっき層40を形成する。この複 50 合めっき層をニッケルが1~60重量%、残部を主とし て銅とすることで、アルミニウム電極パッドに複合めっ き層を形成できるようにするのに加えて、表面に銅めっ きを容易に形成できるようにする。また、複合めっき層 の厚さを0.01μπ以上にすることで、表面に銅めっ きを形成することが可能になる。他方、5μm以下にす るととで、短時間で析出することができる。

【0039】以下、図3~図5を参照して上述した第1 実施形態と同様に、ピア142及び導体回路143を形 成し、該導体回路143上に第2絶縁層236の銅めっ きポスト239を形成し、更に、銅めっきポスト239 10 に半田バンプ44を形成する。

【0040】最後に、工程(G)に示すように、該レジ スト層36のバンブ44側の表面全面、または、基板5 0側の表面全面に、樹脂を塗布して、乾燥し、未硬化樹 脂からなる接着剤層248を形成する。

【0041】接着剤層46は、有機系接着剤からなると とが望ましく、有機系接着剤としては、エポキシ樹脂、 ポリイミド樹脂、熱硬化型ポリフェノレンエーテル(P PE: Polyphenylen ether)、エポキシ樹脂と熱可塑 性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂と 20 の複合樹脂、BTレジンから選ばれる少なくとも1種の 樹脂であることが望ましい。

【0042】有機系接着剤である未硬化樹脂の塗布方法 は、カーテンコータ、スピンコータ、ロールコータ、ス ブレーコート、スクリーン印刷などを使用できる。ま た、接着剤層の形成は、接着剤シートをラミネートする てとによってもできる。接着剤層の厚さは、5~50μ m が望ましい。接着剤層は、取扱が容易になるため、予 備硬化(プレキュア)しておくことが好ましい。

【0043】工程(H)に示すように、半導体チップ3 30 50 基板 0と基板50とを、熱プレスを用いて加熱し加圧プレス することにより、半導体チップ30と基板50とを接着 する。ととでは、先ず、加圧されることで、該半導体チ ップ30のパンプ44が、該バンプ44と基板50のパ ッド52との間に介在している未硬化の接着剤(絶縁性 樹脂)を周囲に押し出し、該バンプ44がパッド52と 当接し両者の接続を取る。更に、加圧と同時に加熱され ることで、接着剤層46が硬化し、半導体チップ30と

10

基板50との間で強固な接着が行われる。なお、熱ブレ スとしては、真空熱プレスを用いることが好適である。 これにより図6を参照して上述した半導体チップ30の 基板50への取り付けが完成する。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る半導体チップの断 面図である。

【図2】第1実施形態に係る半導体チップの製造工程図 である。

【図3】第1実施形態に係る半導体チップの製造工程図 である。

【図4】第1実施形態に係る半導体チップの製造工程図

【図5】第1実施形態に係る半導体チップの製造工程図 である。

【図6】本発明の第2実施形態に係る半導体チップの断 面図である。

【図7】第2実施形態に係る半導体チップの製造工程図 である。

【図8】第2実施形態に係る半導体チップの製造工程図 である。

【図9】従来技術に係る半導体チップの断面図である。 【符号の説明】

30 半導体チップ

32 アルミニウム電極パッド

34 パッシベーション膜

38 ニッケルめっき層

40 複合めっき層

44 半田バンプ

52 パッド

136 第1絶縁層

136a 第1非貫通孔

142 LT

143 導体回路

236 第2絶縁層

236a 第2非貫通孔

239 銅めっきポスト

【図1】

